BAB 3-PEMBIKINAN BAGI LITAR BERSEPADU MOS

Jujukan Pembikinan Transistor NMOS

• Suatu lapisan oksida dengan ketebalan 0.5 mikro meter ditubuhkan.

          (keberintangan 1-10 ohm cm).

• Membuang lapisan oksida melalui proses fotolitografi dan punaran pada kawasan yang akan menjadi transistor.

• Satu lapisan oksida nipis (ketebalan-ratus angstrom & berkualiti tinggi)dalam kawasan silikon terdedah .
• Oksida ini disebut sebagai oksida get .

•  Permendapan polisilikon ke seluruh permukaan wafer yang kemudian dipunarkan bagi membentuk get .

•  Wafer ini kemudiannya didedahkan pada bahan asing jenis n melalui proses penanaman ion .

• Satu lapisan oksida ditumbuhkan supaya menetupi get polisilikon untuk proses litografi selanjutnya

•  Lapisan logam-aluminium (tebal-1 mikron) disalutkan ke seluruh permukaan wafer. 
• Dengan menggunakan topeng logam, lapisan aluminium dipunarkan bagi menghasilkan wayar –wayar sambungan antara peranti .

Empat tahap topeng diperlukan bagi memproses transistor MOS:

Tahap 1 : Pembukaan tingkap dalam oksida bagi mentakrifkan kawasan
               yang akan menjadi transistor.

Tahap 2 : Pentakrifan get polisilikon dan penanaman ion bagi mentakrifkan
               kawasan punca dan salir .

Tahap 3 : Pentakrifan sesentuh .

Tahap 4 : Pentakrifan perlogaman bagi menyambung peranti –peranti.

Jujukan  Pembikinan Transistor CMOS

• Menggunakan topeng pertama tingkap – takrif kawasan telaga p.

• ion –ion (tenaga tinggi & dos tinggi) ditanam ke dalam tingkap .

• Kedalaman telaga - 3 mikron hingga 4 mikron.

• Menumbuhkan suatu lapisan oksida get nipis selepas medan oksida pada kawasan yang akan membentuk transistor ditanggalkan.

 

• Selepas get oksida ditakrifkan bagi kedua-dua transistor, polisilikon get dimendapkan dan lapisan oksida yang lain , kecuali pada bahagian get yang ditinggalkan . Stuktur yang dihasilkan ditunjukkan .

 

• Dengan menggunakan suatu topeng ,tingkap p+ dibukakan pada bahagian yang akan menjadi transistor nMOS.

• Ini diikuti dengan penanaman ion arsenik .

• Tingkap bagi penanaman ion boron kemudiannya dibukakan bagi mentakrifkan transistor nMOS.

• Penanaman ion bagi mentakrifkan punca dan salir -bilangan dopan boleh dikawal dengan lebih tepat.

• Penanaman dopan n+ dan p+..

• Peringkat seterusnya ialah membuka lubang sentuhan yang diikuti dengan perendapan logam aluminium.

• Seterusnya mentakrifkan penyambungan wayar wayar logam.

 

• Binaan sebenar CMOS 

 

Kelebihan Dan Kekurangan CMOS


Kelebihan CMOS:

• Sebagai penyongsang yang paling mudah dalam litar logik.

• Mempunyai pelesapan kuasa yang kecil.

• Bertindak atau berfungsi sebagai suis.

 Kekurangan CMOS:

• Melibatkan langkah-langkah proses yang banyak.

• Lebih banyak kawasan silicon yang perlu digunakan untuk proses telaga – P.

• Masalah bipolar berparasit dan struktur 4 lapis NPNP yang mana akan meninggikan pensuisan palsu atau lacting melainkan direkacipta dengan berhati-hati.

Kelebihan dan Kekurangan Setiap Teknologi CMOS

Perbezaan CMOS Peningkatan & CMOS Penyusutan

Latch-Up

• Latch-Up - wujudnya transistor pnp dan transistor npn yang membentuk litar penerus terkawal silicon (SCR).

• Litar setara SCR berparasit yang berbentuk ditunjukkan.

• Gandaan transistor & rintangan(Rs besar)  - litar pintas antara Vdd dengan Vss arus dari vdd dibesarkan oleh transistor pnp dan transistor npn.

• Ini menyebabkan pelepasan kuasa yang besar boleh merosakkan semua peranti.

• Untuk mengurangkan proses latch-up, --gandaan transistor & perintang Rs dibuat supaya kecil.

• Proses pengoptimumkan latch-up dilakukan oleh jurutera pemproses litar bersepadu.

Cara Mengatasi Latch-Up

• Menggunakan Litar Latchup Protection Teknologi.Apabila latchup berlaku litar LPC akan menutup kuasa cip dengan sendiri untuk digunakan kemudian nanti.
• Mengurangkan hakisan produk  b1 x b1.
• Pengurangan lapisan dan kerintangan dibuat untuk proses penurunan voltan.

Kemuatan Berparasit

• Kemuatan berparasit - kapasitan yang diwujudkan olehkawasan susutan voltan iaitu simpangan p-n di antara punca & salir dengan substratum.

• Terdapat bahan dielektrik antara 2 pengalir –(get - salir & get- punca).

• Wujudnya lapisan oksida.

Cara Mengatasi Kesan Kemuatan Berparasit

• Logam ke oksida mempunyai nilai kemuatan yang terkecil.

• Logam-logam seperti aluminium dipilih untuk mengurangkan kemuatan berparasit.

Kaedah "Jajar-Diri"

• Punca dan salir kedua-duanya tidak meresap masuk ke kawasan bawah get secara serentak.

• Mengadakan 3 atau lebih lapisan besi (metal).

• Membuat bond pad didedahkan sedikit pada permukaan atas litar intergrasi.

• Membentuk pad metal pada paras metal dibawah bond pad.

• Membentuk juga lapisan metal pad pada setiap lapisan pada permukaan lapisan yang lain.